|
| | 成都CPLD/FPGA项目实战系列课程－软件无线电应用方向培训招生
招生学校：ChinaEDA嵌入式技术培训中心[专栏][咨询]
摘要：>>> 课程目标
通过本期培训使学员不但能够精通基于FPGA/CPLD的信号处理算法，而且能够掌握软件无线电的核心算法，利用FPGA开发设计高速数字化无线通信接收机和发射机，另外通过本期培训也可以开发设计手机、雷达、无线网络设备、无线遥感器、无线识别器、无线导航仪、无线光电设备等。
全文：>>> 入学要求
理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;了解Verilog HDL硬件描述语言
>>> 实验器材
XC3S 400 开发板
>>> 实训项目
>>> 质量保障
◆ 雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量;
◆ 培训结束后免费提供一年的技术支持，充分保证培训后出效果； ◆ 本期如有未学懂的内容下期可免费再学；
>>> 开课情况
◆ 开课时间:
10月22日、11月11日（前十名享受8.5折优惠） ◆ 上课形式:
晚班、周末、白班 ◆ 学 时:
总计: 55学时 ◆ 培训费用：（含教材费） 学生: 2500.00元(凭有效证件）其他: 3500.00元 ◆ 上课地点：（中嵌教育本部）成都市科华北路47号（川大科技大厦） ◆ 外地学员：可协助安排食宿（须提前预定）
>>> 具体课程安排
第一篇 软件无线电系统概述及仿真? （3学时）
1，软件无线电系统概述
2，软件无线电的三种结构形式
3，System View的设计方法和技巧
4，基于System View的无线通信系统仿真设计
第二篇 基于FPGA/CPLD的数据采集系统工程应用与工程课题实训（5学时）
Nyquist采样以及可以实现频谱搬移的带通采样（欠采样）
如何通过带通采样实现下变频
在实时通信系统中如何选取适当的采样频率去除混叠信号
基于FPGA/CPLD的带通采样（欠采样）工程应用以及工程课题实训
第三篇 基于FPGA/CPLD的数字滤波器工程应用与工程课题实训（8学时）
1，乘累加结构以及分布式算法的FIR数字滤波器
2，SystemView如何产生滤波器系数
3，MATLAB如何产生滤波器系数
4，基于FPGA/CPLD的FIR数字滤波器工程应用以及工程课题实训
5，基于FPGA/CPLD的高斯滤波器工程应用以及工程课题实训
第四篇 基于FPGA/CPLD的数字上下变频工程应用与工程课题实训（8学时）
1，基于FPGA/CPLD的本地载波产生原理与工程应用
2，基于FPGA/CPLD的数字上变频原理与工程应用
3，基于FPGA/CPLD的数字下变频原理与工程应用
4，基于FPGA/CPLD的数字上下变频工程课题实训
第五篇 基于FPGA/CPLD的数字调制解调工程应用与工程课题实训（8学时）
1，数字调制解调的基本原理、设计方法以及影响选择数字调制方式的因素
2，基于FPGA/CPLD的ASK调制解调工程应用以及工程课题实训
3，基于FPGA/CPLD的PSK调制解调工程应用以及工程课题实训
4，基于FPGA/CPLD的MSK调制解调工程应用以及工程课题实训
5，基于FPGA/CPLD的GMSK调制解调工程应用以及工程课题实训
第六篇 基于FPGA/CPLD的多速率信号处理工程应用与工程课题实训（4学时）
1，多速率信号处理概述以及取样率变换性质
2，基于FPGA/CPLD的抽取工程应用以及工程课题实训
3，基于FPGA/CPLD的插值工程应用以及工程课题实训
第七篇 基于FPGA/CPLD的同步技术工程应用与工程课题实训（9学时）
1，基于FPGA/CPLD的载波同步工程应用与工程课题实训
2，基于FPGA/CPLD的位（码元）同步工程应用与工程课题实训
3，基于FPGA/CPLD的帧同步工程应用与工程课题实训
第八篇 项目实训（10学时）
项目名称：基于GMSK调制方式的高速数字化无线通信系统
核心技术：带通采样（欠采样）、数字下变频、GMSK调制解调、位（码元）同步、抽样判决、帧同步、数字上变频、带通滤波、高斯滤波、抽取、插值、低通滤波。（注：这些核心技术全部是通过软件编程的方式实现）
项目主要内容：
该通信系统有两部分组成，一部分为高速数字化无线通信发射机，一部分为高速数字化无线通信接收机。
在基于FPGA设计的高速数字化无线通信发射机中，信源码速率为100KHz，经过适当的编码后，通过插值、低通滤波，取样率变换后进行GMSK调制，然后再通过数字上变频将基带信号混频到中频信号，再经过带通滤波后送D/A转换器输出中频信号（或射频信号）。以上这些工作全部是在FPGA内通过
Verilog HDL编程实现。
在基于FPGA设计的高速数字化无线通信接收机中，A/D转换器前的中频信号（或射频信号）通过带通采样、带通滤波后发生频谱搬移，把信号搬移到一个新的中频信号，对此新中频信号进行数字下变频，混频后得到I、Q两路基带信号，然后进行GMSK解调，再通过抽取、低通滤波，实现取样率变换后通过位同步、抽样判决以及适当的解码，最终恢复出发射机中信源的原始码元。以上这些工作也全部是在FPGA内通过Verilog HDL编程实现。
|
| 51EA 提示： | 历史记录不代表当前培训学校招生情况，仅供研究参考，建议您直接电话咨询校方。 |
|
|
| |
郑重提示：
您所浏览的培训招生信息来自于网友和网络搜索历史记录，不代表当前的状况，本站对培训信息的完整、正确、及时性、用途及其使用后果不承担任何责任，建议您直接向学校咨询当前的开班和招生状况。 |
|
